Meta 24 sierpnia 2026 r. opisała MTIA 300, pierwszy układ z rodziny własnych akceleratorów treningowych i inferencyjnych, zoptymalizowany pod modele rankingowe i rekomendacyjne. Kluczową zmianą jest integracja sieci bezpośrednio w pakiecie chipu: dwa network chiplets zawierają łącznie dwanaście autorskich NIC-ów RDMA 800 Gbps i zapewniają 1,2 TB/s przepustowości I/O bez przechodzenia przez PCIe. Firma podkreśla też, że komunikacja została zaprojektowana razem z biblioteką HCCL, więc kolektywy są kompilowane do subgrafów i wykonywane autonomicznie przez 16 dedykowanych message engines, a nie przez hosta. W praktyce ma to odciążyć compute grid, bo na chipie komunikacja nie konkuruje już z obliczeniami o te same zasoby jak na GPU. Meta podaje, że w jednym racku HCCL osiąga do 940 GB/s, a na produkcyjnym modelu rekomendacyjnym o 150 mld parametrów działającym na 40 akceleratorach całkowity czas komunikacji jest 3,9 razy krótszy niż w porównywalnym klastrze GPU. Dla zespołów ML oznacza to większą izolację między treningiem a komunikacją, mniejsze wąskie gardła przy AllReduce i ReduceScatter oraz lepsze wykorzystanie drogiego sprzętu.
Źródło: Meta — oryginalny artykuł ↗
Chcesz wiedzieć, jak ta zmiana wpłynie na Twoją stronę?
Nasz zespół analizuje każdą aktualizację Google w 48h i przekłada ją na konkretne działania dla klientów.
Bezpłatna analiza wpływu